K-CPU-Modul Pinbelegung
| Author: |
Wernfred Zolnhofer |
|---|
| Organisation: | Augsburger Computerforum (ACF)
Mikrocontroller Projektgruppe (mcPG) |
|---|
| Contact: |
zoli@augusta.de |
|---|
| Revoision: | 1 |
|---|
| Date: |
2012-10-17 |
|---|
| Copyright: |
Open Source |
|---|
Nachfolgende Tabelle gibt die Pinbelegung des K-CPU-Moduls wieder. Bei Erweiterungen sollte auch "K-CPU-Modul Pinbelegung mit Standard I/O Funktionsgruppen" beachtet werden.
| Pin-mc |
Pin |
Funktion |
Belegung |
Anmerkung |
|---|
| Port A |
| 40 |
PA0 |
(ADC0) |
frei |
Analogeingang Ch0 |
| 39 |
PA1 |
(ADC1) |
frei |
Analogeingang Ch1 |
| 38 |
PA2 |
(ADC2) |
frei |
Analogeingang Ch2 |
| 37 |
PA3 |
(ADC3) |
frei |
Analogeingang Ch3 |
| 36 |
PA4 |
(ADC4) |
frei |
Analogeingang Ch4 |
| 35 |
PA5 |
(ADC5) |
frei |
Analogeingang Ch5 |
| 34 |
PA6 |
(ADC6) |
frei |
Analogeingang Ch6 |
| 33 |
PA7 |
(ADC7) |
frei |
Analogeingang Ch7 |
| Port B |
| 1 |
PB0 |
(T0/XCK) |
frei |
Timer0, |
| 2 |
PB1 |
(T1) |
frei |
Timer1, |
| 3 |
PB2 |
(AIN0/INT2) |
frei |
Analog Comperator 0/Interrupt 2 |
| 4 |
PB3 |
(AIN1/OC0) |
frei |
Analog Comperator 1/Output Compare 0 |
| 5 |
PB4 |
(SS) |
___/SPI |
SS(Slave Mode) |
| 6 |
PB5 |
(MOSI) |
ISP/SPI |
MOSI(Input) |
| 7 |
PB6 |
(MISO) |
ISP/SPI |
MISO(Output) |
| 8 |
PB7 |
(SCK) |
ISP/SPI |
SCK(Clock) |
| Port C |
| 22 |
PC0 |
(SCL) |
I2C |
Wannenstecker Pin 1 I2C Bus SCL |
| 23 |
PC1 |
(SDA) |
I2C |
Wannenstecker Pin 3 I2C Bus SDA |
| 24 |
PC2 |
(TCK) |
frei |
TCK für JTAG |
| 25 |
PC3 |
(TMS) |
frei |
TMS für JTAG |
| 26 |
PC4 |
(TDO) |
frei |
TDO für JTAG |
| 27 |
PC5 |
(TDI) |
frei |
TDI für JTAG |
| 28 |
PC6 |
(TOSC1) |
LED(rot) |
Statusanzeige (keepalive) LED1 |
| 29 |
PC7 |
(TOSC2) |
Summer |
Fehlerausgabe mit Summer |
| Port D |
| 14 |
PD0 |
(RXD) |
RS232 |
(Pin 1) UART RX |
| 15 |
PD1 |
(TXD) |
RS232 |
(Pin 3) UART TX |
| 16 |
PD2 |
(INT0) |
I2C |
(Pin 10) Interrupt (0) für I2C Bus |
| 17 |
PD3 |
(INT1) |
frei |
Interrupt Eingang 1 |
| 18 |
PD4 |
(OC1B) |
frei |
Output Compare Timer 1B |
| 19 |
PD5 |
(OC1A) |
frei |
Output Compare Timer 1A |
| 20 |
PD6 |
(ICP) |
frei |
Input Capture Pin |
| 21 |
PD7 |
(OC2) |
frei |
Output Compare Timer 2 |
| Sonstige Pins |
| 9 |
|
RESET |
|
|
| 12 |
|
XTAL2 |
|
externen Quarz |
| 13 |
|
XTAL1 |
|
externen Quarz |
| 32 |
|
AREF |
|
mit Lötpat auf Platine verbunden |
| 30 |
|
AVCC |
|
Spannungsversorgung für Analogwandler |
| 31 |
|
AGND |
|
mit GND verb., Applikationnote NR042 |
| 10 |
PX10 |
VCC |
|
VCC |
| 11 |
PX9 |
GND |
|
Digital GND, Applikationnote NR042 |
Neben ihren Sonderfunktionen können alle freien Portpins als Standart I/O-Pins
verwendet werden. Reservierte Ports können, wenn die Funktionalität nicht
benötigt wird (z.B. LCD-Anzeige) für andere Aufgaben eingesetz werden.
Pin 9 der jeweiligen Portleisten PA, PB, PC, PD sind mit GND, Pin 10 mit VCC
verbunden.
